A 72 dB DR, CT Delta Sigma Modulator Using Digitally Estimated, Auxiliary DAC Linearization Achieving 88 fJ/conv-step in a 25 MHz BW
Erstveröffentlichung
2014
Wissenschaftlicher Artikel
Erschienen in
IEEE Journal of Solid-State Circuits ; 49 (2014), 2. - S. 392-404. - ISSN 0018-9200. - eISSN 1558-173X
Link zur Veröffentlichung
https://dx.doi.org/10.1109/JSSC.2013.2289887Fakultäten
Fakultät für Ingenieurwissenschaften, Informatik und PsychologieInstitutionen
Institut für MikroelektronikSchlagwörter
[Freie Schlagwörter]: ADC | continuous time | DAC linearization | Delta Sigma modulator | low power | excess-loop-delay | dynamic-range | bandwidth | converters | noise | cmos | mw | compensation | resolution[DDC Sachgruppe]: DDC 620 / Engineering & allied operations