Author | Schellhorn, Gerhard | dc.contributor.author |
Date of accession | 2016-03-14T11:52:00Z | dc.date.accessioned |
Available in OPARU since | 2016-03-14T11:52:00Z | dc.date.available |
Year of creation | 1999 | dc.date.created |
Abstract | Die Arbeit stammt aus dem Themengebiet der Anwendung formaler Methoden im Software Engineering. Als Grundlage wurde die Spezifikationssprache der Abstrakten Zustandsmaschinen (engl. abstract state machines, kurz ASMs) verwendet.
Inhalt der Arbeit ist die Entwicklung praktisch anwendbarer Werkzeugunterstützung für ASMs, sowohl für die Spezifikation, als auch für die Verifikation von Verfeinerungen. Diese macht die Entwicklung korrekter Software von einer abstrakten Anforderungsspezifikation bis hin zu einer durch schrittweise Verfeinerung gewonnenen Implementierung möglich. Der Inhalt gliedert sich in vier Teile:
<br>- Definition einer 1:1-Einbettung von ASM-Spezifikationen in die Dynamische Logik (DL). Damit wird der formale Nachweis von ASM-Eigenschaften möglich.
<br>- Modularisierung von Korrektheitsnachweisen für Verfeinerungen: Zwei Verfeinerungsbegriffe wurden in DL formalisiert. Ein allgemeines Modularisierungstheorem für den Korrektheitsnachweis von ASM-Verfeinerungen wurde entwickelt, das die bisher aus der Literatur bekannten Theoreme verallgemeinert.
<br>- Implementierung der Ergebnisse im KIV-System, einem Spezifikations- und Verifikationswerkzeug für algebraische Spezifikationen und DL.
<br>- Demonstration der praktischen Einsetzbarkeit der entwickelten Konzepte an einer großen Fallstudie aus dem Compilerbau: Diese behandelt die Übersetzung von Prolog-Programmen in Assemblercode der Warren Abstract Machine (WAM). Eine informelle Darstellung, die einen als ASM beschriebenen Prolog-Interpreter in 12 systematischen Verfeinerungen in die WAM transformiert, war vorgegeben. Die formale Spezifikation und Verifikation von 8 der 12 Verfeinerungen in 9 Monaten nahm eine großen Teil des Umfangs der Arbeit ein. Der Vergleich zu zwei anderen Fallstudien zum gleichen Thema zeigt, daß der notwendige Verifikationsaufwand durch die entwickelte Theorie für ASM-Verfeinerungen deutlich geringer war. | dc.description.abstract |
Language | de | dc.language.iso |
Publisher | Universität Ulm | dc.publisher |
License | Standard (Fassung vom 03.05.2003) | dc.rights |
Link to license text | https://oparu.uni-ulm.de/xmlui/license_v1 | dc.rights.uri |
Keyword | Abstract State Machine | dc.subject |
Keyword | ASM | dc.subject |
Keyword | Compiler verification | dc.subject |
Keyword | Dynamic logic | dc.subject |
Keyword | Dynamische Logik | dc.subject |
Keyword | Refinement | dc.subject |
Keyword | Spezifikation | dc.subject |
Keyword | Übersetzerverifikation | dc.subject |
Keyword | Verfeinerung | dc.subject |
Keyword | Verification | dc.subject |
Keyword | WAM | dc.subject |
Keyword | Warren Abstract Machine | dc.subject |
Dewey Decimal Group | DDC 600 / Technology (Applied sciences) | dc.subject.ddc |
LCSH | Computer programs. Verification | dc.subject.lcsh |
LCSH | Computer software. Specifications | dc.subject.lcsh |
LCSH | Computer systems. Specification | dc.subject.lcsh |
Title | Verifikation abstrakter Zustandsmaschinen | dc.title |
Resource type | Dissertation | dc.type |
DOI | http://dx.doi.org/10.18725/OPARU-6 | dc.identifier.doi |
PPN | 1152300016 | dc.identifier.ppn |
URN | http://nbn-resolving.de/urn:nbn:de:bsz:289-vts-3468 | dc.identifier.urn |
GND | Abstrakte Zustandsmaschine | dc.subject.gnd |
GND | PROLOG <Programmiersprache> | dc.subject.gnd |
GND | Verifikation | dc.subject.gnd |
Faculty | Fakultät für Informatik | uulm.affiliationGeneral |
Date of activation | 1999-12-10T10:57:19Z | uulm.freischaltungVTS |
Peer review | nein | uulm.peerReview |
Shelfmark print version | O: J-H 5.435 ; W: W-H 6.250 | uulm.shelfmark |
DCMI Type | Text | uulm.typeDCMI |
VTS ID | 346 | uulm.vtsID |
Category | Publikationen | uulm.category |
Bibliography | uulm | uulm.bibliographie |